Appleが2026年後半に投入を予定しているA20チップは、TSMCの3nm N3Pプロセスを引き続き採用する見込みである。最新の2nmプロセスへの移行は高額なウェハコストが障壁となる可能性があり、Appleは製造プロセスの更新よりもパッケージ技術の進化に注力する構えを見せている。

具体的には、A20にはTSMCの「Chip-on-Wafer-on-Substrate（CoWoS）」技術が採用される可能性が指摘されており、チップ内部の各コンポーネントを密接に統合することで、データ転送速度の向上やエネルギー効率の最適化が期待される。

AppleはiPhone 17シリーズ向けにA19およびA19 Proを投入予定で、これらも3nmプロセスを採用するが、リソグラフィ技術の点では大きな変化は見込まれていない。一方で、AppleはM5チップ向けに新たなパッケージ技術「SoIC-MH」の導入を検討しているとされる。

これにより、Appleは単なるプロセス微細化に依存するのではなく、パッケージング技術の進化によって半導体性能を強化する方向へシフトしていることがうかがえる。

Apple A20が3nmプロセスを継続採用する理由と影響

Appleの次世代チップA20は、TSMCの3nm N3Pプロセスを採用すると報じられている。通常、新たな世代のチップではプロセスの微細化が進むものだが、Appleは2nmへの移行を見送る可能性が高い。これは、最先端の半導体製造には莫大なコストがかかるだけでなく、歩留まりの問題も絡むためである。

TSMCの2nmプロセスは試作段階で60%の歩留まりを達成したものの、量産レベルで安定供給できる保証はまだない。Appleはこれまでもプロセスノードの更新に積極的だったが、製造コストの上昇や技術的課題を考慮し、別の方法で性能向上を模索する方針を取る可能性がある。

3nm N3Pプロセスは従来の3nm技術よりも改良され、電力効率とトランジスタ密度の最適化が図られている。これにより、プロセスノードを変更せずとも一定の性能向上が見込める。Appleは今後、チップ性能をパッケージング技術の進化によって高める戦略を加速させると考えられる。

CoWoSパッケージ技術がもたらす革新

AppleはA20にTSMCの「Chip-on-Wafer-on-Substrate（CoWoS）」技術を採用する可能性が高い。CoWoSは、複数のチップレットを一つの基板上に密接に統合することで、データ転送速度を向上させ、消費電力を削減する技術である。これにより、iPhone 18シリーズの処理能力が飛躍的に向上すると考えられる。特に、AI関連の処理やGPUのパフォーマンス向上が期待される。

従来、半導体の性能向上は微細化によって実現されてきたが、物理的限界に近づくにつれ、パッケージング技術の重要性が増している。CoWoSを採用することで、Appleはチップの構造を最適化し、効率的なデータ処理と省電力性能を両立できる可能性がある。

また、パッケージ内での信号遅延を低減することで、リアルタイム処理の向上やバッテリー持続時間の改善も期待される。AppleのSoC設計は、今後プロセス微細化に頼らない方向へと進む兆しが見えてきた。

Appleがプロセス微細化よりもパッケージ技術を重視する背景

AppleはMシリーズのチップにも新たなパッケージ技術「SoIC-MH（Small Outline Integrated Circuit Molding-Horizontal）」の導入を検討している。SoIC-MHは、チップ間の接続を最適化し、さらなる高密度化を実現する技術である。これは、Appleが今後のチップ設計においてプロセスノードの縮小ではなく、パッケージング技術の進化を重視する方向へシフトしていることを示している。

半導体業界では、2nmや1.4nmプロセスの開発が進められているが、微細化のコストと歩留まりの課題は年々深刻化している。Appleは、コスト上昇を抑えながら高性能なチップを開発するために、プロセス技術の最適化だけでなく、パッケージ技術の革新にも注力している。

これは、単なるトランジスタ密度の向上ではなく、より効率的なデータ処理や省電力技術を実現するための戦略とも言える。今後、AppleがSoC開発においてどのような技術革新を進めるのか、業界の注目が集まっている。

Source：Wccftech