Nvidiaは、TSMCと連携し次世代GPU「Rubin」の開発においてチップレットベースの設計を導入する。この新構造は、単一ダイの従来方式からの転換を意味し、製造コストの最適化と処理性能の飛躍的な向上を両立させるとされる。TSMCのN3PプロセスとSoIC技術の活用により、電力効率とスケーラビリティの両面でRubin GPUの競争力は一段と強化される見込みである。

Nvidiaは、最大100 PFLOPsを実現する「Rubin Ultra」や、HBM4eメモリを1TB搭載するNVL576など、AIやHPC領域を視野に入れた構成を展開するとされている。半導体設計がモジュール化へと進む中で、Nvidiaの戦略はAMDやIntelがすでに歩んだ道と軌を一にしており、AI時代に即した柔軟な性能最適化が期待されている。

TSMCのN3PとSoICが支えるRubin GPUの中核設計

次世代GPU「Rubin」における最大の転換点は、TSMCの先進ノード「N3P」およびパッケージング技術「SoIC」の導入である。N3PはTSMCの3nm世代における最適化プロセスであり、前世代に比してトランジスタ密度、性能、電力効率の全てにおいて高い水準を実現している。Rubinはこのプロセスを活用し、従来のモノリシック設計では到達し得なかったスケーラブルな性能と電力効率の共存を目指す。

SoICは、チップレットを垂直方向に積層可能とする技術であり、複数のダイ間でのレイテンシを抑制しつつ、熱設計や電力供給面でも優位性を発揮する。これにより、Rubin GPUは特にデータセンターやAI推論用途において、極めて高密度かつ応答性に優れた構成が可能となる。加えて、TSMCは2025年末に向けSoICの量産体制を拡大する計画を進めており、Rubinシリーズの安定供給を支える基盤も整いつつある。

本設計変更は、単なる技術的刷新に留まらず、今後のGPU市場の性能競争を新たな段階へと押し上げる要因となる可能性がある。AI演算において高い演算密度と電力制御が求められる中、TSMCとの技術的協業は、NvidiaにとってRubin世代以降の持続的競争力を築く鍵と位置付けられる。

モジュラー設計がもたらすGPUの新たな戦略的柔軟性

NvidiaがRubin世代で採用するチップレットアーキテクチャは、モジュール化によって異なる処理ユニットの柔軟な組み合わせを可能にする構造である。従来の一枚ダイ構成に比して、製造歩留まりの向上やコスト効率の改善といった恩恵があるほか、異種機能の組込を通じて用途特化型のGPUを設計しやすくなるという利点もある。これは、すでにAMDやIntelがプロセッサ分野で実証済みの設計思想である。

Rubinの中でも、最大100 PFLOPsのFP4性能を誇る「Rubin Ultra」や、1TBのHBM4eメモリを16スタックで搭載する「NVL576」などは、その設計柔軟性の好例である。こうした構成は、AIのトレーニングやHPC領域において極めて高い処理性能と大容量メモリ帯域が求められる環境に適しており、目的に応じた最適化が進められる。

この流れは単なるスペック競争ではなく、運用現場におけるGPUの戦略的な選択肢を増やす点で重要である。今後のGPU市場では、単一の万能型製品ではなく、用途別に構成された多様な製品ラインアップが求められることが予測される。Nvidiaのモジュラー設計は、そうした市場要請に対する応答であり、GPU開発の方向性を定義し直す契機となる。

Source: Digital Trends