AMDは、次世代EPYCプロセッサ「Zen 6 Venice」のCCD設計を完了し、TSMCの2nm（N2）プロセス技術でテープアウトしたことを発表した。

これは、同社が従来の3nm世代を飛ばして先端ノードへの移行を果たしたことを意味し、来年の製品投入を視野に入れた重要な布石と見られる。現行のZen 5「Turin」が4nmを用いているのに対し、Zen 6では1 CCDあたりのコア数も8から12へと拡大される可能性が示唆されている。

加えて、Zen 5世代の一部はTSMCのアリゾナ拠点で製造されることも明らかになり、米国内生産による関税回避策として注目される。6GHz超の動作周波数を目指すRyzen Zen 6にもつながる今回の動きは、AMDの設計方針と供給戦略の両面における転換点となる可能性がある。

TSMCの2nmプロセス採用が示すAMDの製造戦略の転換

AMDはZen 6世代となるEPYC「Venice」CPUのCCDをTSMCの2nm（N2）プロセスでテープアウトした。これは従来の3nm（N3）プロセスを採用せず、直接2nmへ移行するという異例の判断を示しており、先端ノード競争においてTSMCの最先端技術を積極的に取り込む姿勢を明確にしたかたちである。

現行のZen 5「Turin」は4nm（N4）プロセスで製造されているが、これと比較しても製造密度や電力効率の大幅な向上が期待される。

さらに、今回の発表ではZen 6 CCDあたりのコア数が8から12に増加する可能性も指摘されている。物理的な密度向上により、演算性能を拡張しながら消費電力の増大を抑制する設計は、データセンター用途における運用効率の向上にも直結するだろう。

2nmノード採用により、クロック周波数の上限を6GHz以上に引き上げる開発方針も報じられており、性能と電力効率の両立を狙った設計思想が読み取れる。

一方で、TSMCの2nm技術はコストや歩留まりにおいて不透明な部分も多く、量産フェーズでの実用性や供給安定性が問われる場面も想定される。

AMDがその不確実性を承知の上で移行を進める背景には、IntelやNVIDIAとの性能競争における差別化の意図があるとも考えられる。結果として、AMDは製造リスクと引き換えに次世代市場での主導権を狙う構図となっている。

米国製造拠点の活用とグローバル供給戦略の再構築

AMDは、Zen 5世代のEPYCプロセッサに関し、TSMCのアリゾナ州の製造拠点での認証を進めていることも明らかにした。これにより一部のZen 5 CPUが米国内で生産される見通しとなり、輸入関税の回避や、米国政府との調達契約における地産地消要件への対応策として機能する可能性がある。

特に米国市場では、半導体供給の国内回帰が政策的に強く奨励されており、TSMC Arizonaの活用はその流れに合致する。

AMDはこれまで台湾のTSMC本拠地での製造に依存していたが、今回の認証はその供給網を多元化し、地政学的リスクへの備えを強化する意図も感じられる。

今後の展開次第では、米国市場向け製品に限らず、他の地域や用途にも同拠点で製造されたプロセッサが供給される可能性が出てくる。これにより、企業の調達戦略において「生産拠点の明確化」という新たな選定基準が浮上するかもしれない。

ただし、TSMC Arizonaにおける量産体制の立ち上がりには時間を要することが予想され、Zen 5のフルスケール製造が即座に移行するとは限らない。AMDにとっては、国内外をまたぐ製造体制の最適化と同時に、各地の認証・供給要件に対応する柔軟性が求められる。今回の動きは、同社の長期的な製造分散構想の一環として捉えることが適切であろう。

Source：OC3D