AMDの最新16コアZen 5c CCDのダイ写真が公開され、長方形の新設計が明らかとなった。Zen 5cでは、従来のデュアルCCXから脱却し、32MBのL3キャッシュを共有する単一CCXアーキテクチャを初採用。これにより、コア間通信の効率が向上し、レイテンシの低減が期待される。

Zen 5c CCDは通常のZen 5 CCDと比較して面積が縦に拡張されており、より多くのコアを収容可能。EPYC 9005シリーズでは、この新設計のCCDを最大12基搭載し、最大192コア・500Wという驚異的な構成を実現する。

さらに、Zen 5cはZen 5と同一のIPCと機能を保持しつつ、パッケージサイズを25%削減。IntelのEコアに対抗する小型高効率コアとして、次世代サーバー分野におけるAMDの戦略的布石と位置づけられる。

Zen 5cが採用した単一CCX設計とその構造的変化

Zen 5c CCDのダイ写真により、AMDが従来のZen 4cのデュアルCCX設計を脱し、単一CCX設計を初めて採用した事実が明らかとなった。

32MBのL3キャッシュを中央に配し、その両側に2列の8コアバンクを配置する長方形の構成は、従来の設計思想からの大きな転換点である。CCD全体の寸法は5.7mm×14.83mmで、Zen 5 CCDの7.4mm×11.26mmと比べて横幅は狭く縦方向に拡張されており、1つのCCDに16コアを収める構造となっている。

この設計により、Infinity Fabricを介さずとも全コアが直接L3キャッシュにアクセスできるため、レイテンシの低減が見込まれる。特に、L3キャッシュをまたいだ通信が不要となることで、メモリアクセスやコア間通信における応答速度の改善が期待される。Ryzen 5000世代でも同様の単一CCX採用により、ゲーム性能向上が確認されており、そのアプローチがサーバー分野にも展開された格好である。

この構造変更は、Zen 5cの性能最適化だけでなく、設計の簡素化やパッケージサイズ削減にも貢献するものであり、今後のマルチコアプロセッサ設計の指針にも一定の影響を与える可能性がある。

EPYC 9005におけるZen 5cの実装と製品戦略

AMDはEPYC 9005シリーズにおいて、最大12基のZen 5c CCDを1基の大型I/Oダイの両側に配置し、最大192コアという前例のない構成を実現している。

ベースモデルでも72コア・400Wという高密度設計となっており、データセンター向け高性能計算や仮想化環境への最適化が図られている。Zen 5cはZen 5と同一の命令セットとIPC性能を維持しつつ、パッケージ面積を25%縮小しており、電力効率とコア密度の両立を実現している点が注目に値する。

特筆すべきは、IntelがPコアとEコアで異なるアーキテクチャを採用しているのに対し、AMDはコンパクト版でもZen 5アーキテクチャを維持していることである。この設計哲学により、ワークロードごとの処理性能の一貫性が担保され、ソフトウェア最適化の複雑性が軽減される利点がある。

このような設計戦略は、EPYCシリーズを中心としたサーバー市場におけるシェア拡大を狙うAMDの意図を映し出しており、スケーラビリティと省スペース性の両立を追求する現代のクラウド基盤やAIインフラ環境に対して、強力な提案となり得る。

Source：Tom’s Hardware