MediaTekが2025年に投入予定の次期フラッグシップチップ「Dimensity 9500」に関する仕様が流出した。TSMCのN3Pプロセスを採用し、Travis・Alto・Gelasの全コアが大型CPUで構成される点が注目される。とりわけ、Travisコアは4GHz超の高クロック化が噂されており、従来を凌駕する演算性能が期待される。

NPUには第9世代となる「NPU 9.0」が搭載され、AI演算性能は最大100TOPSに達するとの予測が浮上。これはDimensity 9400が一部報告で示していた50TOPSの倍に相当し、AI処理領域における性能競争において飛躍的な強化と見られる。

さらに、LPDDR5X（最大10,667Mbps）やUFS 4.1、改良型Immortalis-Drage GPUの採用により、処理速度と電力効率の両立が図られている。正式発表は2025年10〜11月と見込まれ、競合を巻き込む高性能化の行方に関心が集まる。

CPU構成の刷新が示すDimensity 9500の戦略的転換

Dimensity 9500は従来のビッグ・リトル構成を廃し、すべてを高性能コアで構成するという大胆な設計に踏み切った。具体的には、ARMの次世代Cortex-Xとされる「Travis」、A7xx系改良版の「Alto」、および既知のCortex-A7xx系とされる「Gelas」が1+3+4で配される。

これにより、ピーク性能だけでなく、持続的な高負荷処理にも耐える設計とみられる。特にTravisは4GHz超のクロックが噂されており、ハイエンド領域での競争優位性を図る布石と受け取れる。

背景には、スマートフォン向けSoCにおける用途の多様化とAI処理の常時稼働化があると考えられる。従来の小型コアでは、安定的なAI推論処理や高精細なレイトレーシングの負荷に応えるには限界があった。すべてを大型コアに統一することにより、負荷分散の効率化と設計の簡素化、ならびにダイサイズと発熱管理の最適化が図られる可能性がある。

MediaTekがこのようなアーキテクチャを選択した背景には、性能一辺倒ではなくAI時代に即したバランス型戦略があると見るべきである。ARMの新世代IPと製造プロセスの成熟を見越した構成とも解釈でき、パフォーマンス・電力効率・実装性の三位一体を目指す挑戦と位置付けられる。

NPU 9.0が示唆するAI性能の世代的飛躍

Dimensity 9500に搭載予定の「NPU 9.0」は、最大100TOPSという演算能力を目標に掲げている。前世代Dimensity 9400の推定50TOPSを大幅に上回るこの数値は、AI画像処理、音声認識、リアルタイム翻訳などの領域で、より高速かつ高精度な処理を可能とする。NPUはAI性能の中核であり、TOPSの増加はそのままユーザー体験の質的向上に直結する。

また、現行のスマートフォンにおいては、生成系AIの導入が進みつつあることから、NPUの処理能力は従来以上に重視されている。100TOPS級の性能を持つSoCは、オンデバイスAIの自立性を高め、クラウド依存を軽減する技術的突破口となる可能性を秘めている。これにより、セキュリティやプライバシー面での安心感が高まり、産業応用におけるニーズ拡大も見込まれる。

ただし、数値の高さが即座に実利用での優位性に直結するとは限らない。熱設計や電力供給、ファームウェア最適化といった複数要因が影響するため、実装段階での性能発揮が鍵となる。MediaTekがこの技術的ハードルをどう克服するかが、同社のAI戦略全体の成否を左右する要素となるだろう。

Source：GSMArena