DPU/SmartNICが再定義するAIデータセンター戦略──BlueField-4、UEC、IOWNが描く次世代インフラの全貌

大規模言語モデルやエージェント型AIの普及により、データセンターの設計思想が大きく変わりつつあります。これまで主役だったCPUは、いまやネットワークやストレージ、セキュリティ処理に多くのリソースを奪われ、「データセンター税」と呼ばれる非効率が深刻化してきました。

その打開策として急速に存在感を高めているのが、DPU（Data Processing Unit）とSmartNICです。インフラ処理をハードウェアレベルでオフロードすることで、CPUやGPUを本来のAI推論やビジネスロジックに集中させ、電力効率と性能を同時に引き上げます。

市場規模は年率14％超で拡大し、NVIDIA、AMD、Marvell、Intelの競争は新たな局面へと入りました。日本でもソフトバンクやNTT、楽天モバイルが本格導入を進めています。本記事では、最新製品動向、学術研究、電力削減効果、そして今後の技術ロードマップまでを俯瞰し、AI時代に不可欠なインフラ戦略を読み解きます。

CPU中心からAIネイティブ分散処理へ──データセンターのパラダイムシフト

2026年のデータセンターは、もはやCPUを中心に設計されていません。大規模言語モデルやエージェント型AIの常時稼働を前提とする現在、ネットワーク、ストレージ、セキュリティ処理をCPUが抱え込む従来型アーキテクチャでは限界が顕在化しています。

とりわけ問題視されてきたのが、ホストCPUのリソースがインフラ処理に奪われる「データセンター税」です。2024年以前、このオーバーヘッドは計算資源全体の約30％に達していたと市場調査で指摘されており、AIワークロード拡大の足かせとなっていました。

DPUおよびSmartNICの本格導入により、この構造が根本から再設計されつつあります。

比較項目	CPU中心型	AIネイティブ分散型
インフラ処理	CPUが兼任	DPUへオフロード
CPU利用率	約30%が間接業務	AI/業務ロジックへ集中
拡張単位	サーバー単体	ラック・クラスタ全体

DPUはネットワークカード上にプログラマブルコアや暗号化エンジンを統合し、仮想スイッチ、IPsec、NVMe-oFなどをインライン処理します。NVIDIAやAMD、Intel各社の製品では800Gbps級の帯域が一般化し、CPUを介さずにデータパスを制御できる構成が標準になりつつあります。

この変化は単なる性能向上ではありません。BloombergNEFの分析によれば、米国のデータセンター電力需要は2035年に106GWへ拡大する可能性があります。電力制約が経営課題となる中、1台あたり100W規模の削減効果を持つオフロード技術は、サーバー設計思想そのものを変える力を持っています。

AIネイティブ分散処理とは、GPUやCPUを最大化するために、インフラ制御を独立した知的レイヤーに委譲する設計思想です。

結果として、データセンターは単一サーバーの集合体から、ソフトウェア定義された分散コンピューティング基盤へと進化しています。処理はノード単位ではなく、ラックやクラスタ単位で最適化され、AIワークロード前提の設計が標準になります。

2026年は、CPUを頂点とするピラミッド型構造から、DPUを中核とした水平分散型アーキテクチャへ本格移行した転換点として位置づけられています。

「データセンター税」とは何か：最大30％のオーバーヘッドをどう解消するか

「データセンター税」とは、サーバーのホストCPUが本来のアプリケーション処理ではなく、ネットワーク、ストレージ、セキュリティといったインフラ業務にリソースを奪われる現象を指します。

2024年以前、このオーバーヘッドは計算資源全体の約30％に達していたとされ、AIワークロードの急増とともに無視できない経営課題となりました。特にLLM推論や分散学習では、パケット処理や暗号化の負荷がCPUを圧迫し、GPU投資の効果を相殺していたのです。

この構造的なロスをどう解消するかが、2026年のインフラ戦略の核心です。

項目	従来構成	DPU/SmartNIC導入後
ネットワーク処理	CPUがソフトウェア処理	DPUがハードウェアオフロード
暗号化(IPsec等)	CPU負荷20〜25%	専用エンジンで肩代わり
OVS処理	約29%の電力消費増	約127W削減可能

NVIDIAの技術資料によれば、Open vSwitchをDPUへオフロードすることでサーバーあたり約127W、率にして約29％の電力削減が可能と報告されています。1万台規模では3年間で数百万ドル規模の電力コスト差が生じる計算になります。

重要なのは、単なる電力削減ではありません。CPUを“解放”することで、同じハードウェアからより多くのAI推論やトランザクション処理を引き出せる点に本質があります。

2026年時点では、BlueField-4やAMD Pensandoなどが800Gbps級の帯域でネットワーク、ストレージ仮想化、ゼロトラスト処理をカード側で実行します。これによりホストCPUはAI推論やビジネスロジックに専念でき、GPUとの連携効率も向上します。

さらに、ACM SIGCOMM 2025で発表されたAstraeaの研究では、DPUを用いた高度なスケジューリングにより、マルチテナント環境でのSLA違反率を47.66％から14.84％へ低減できることが示されました。これは単なるオフロードを超え、性能保証そのものを変革する可能性を示しています。

データセンター税の正体は、見えない非効率の積み重ねです。DPU/SmartNICはその“隠れコスト”を可視化し、分離し、専用ハードウェアに移管することで、AIネイティブ時代にふさわしいインフラ構造へと再設計する鍵を握っています。

最大30％のオーバーヘッドは宿命ではありません。設計思想をCPU中心から分散処理中心へ転換できるかどうかが、競争力の分水嶺になります。

世界市場の成長予測と地域別動向：北米53％、アジア太平洋の急伸

2026年時点でのDPU/SmartNIC市場は、AIインフラ投資の拡大を背景に明確な成長軌道にあります。2024年に約11.1億ドルと評価された市場規模は、2034年までに44.4億ドルへ拡大するとの予測が示されており、年平均成長率は14.89％に達します。Polaris Market Researchによれば、別シナリオでは2026年以降のCAGRが20％を超えるとの見方もあり、AIネイティブ化が市場成長を強力に牽引しています。

注目すべきは、地域別構成における北米の圧倒的存在感と、アジア太平洋の急伸です。

地域	市場シェア（2025年時点）	主な成長要因
北米	53%	AI/ML投資、ゼロトラスト導入、ハイパースケール拡張
アジア太平洋	32%	新設データセンター、クラウドラッシュ、5G高度化

北米が53％を占める背景には、ハイパースケーラーによるAIクラスタ増設と、サイバーセキュリティ強化の流れがあります。Verified Market Researchの分析では、ゼロトラスト・アーキテクチャの実装がDPU採用を加速させていると指摘されています。ネットワーク暗号化やマイクロセグメンテーションをハードウェアでオフロードできる点は、金融・医療・政府分野で特に重視されています。

一方、アジア太平洋地域は32％のシェアながら、最も高い成長率が見込まれています。中国や東南アジアに加え、インドでは2025年末までに45の新規データセンターが稼働し、合計1,015MWの容量が追加される見通しです。これは単なる設備投資ではなく、AI処理を前提とした設計が主流であり、初期段階からDPU/SmartNICを組み込むケースが増えています。

特に注目すべきは、日本を含むアジア圏での通信インフラ高度化です。5GやOpen RANの展開、エッジAIの実装が進む中、基地局側でのパケット処理や暗号化を効率化する需要が顕在化しています。従来はサーバー増設で対応していたトラフィック増大を、DPUによるオフロードで吸収する設計思想へと転換が進んでいます。

このように、北米は「高度化と最適化」による成熟市場としての拡張、アジア太平洋は「新設とAI前提設計」による加速度的成長という対照的な構図が見えてきます。世界市場は量的拡大だけでなく、地域ごとに異なる成長ドライバーを持ちながら多層的に拡張している点が2026年の最大の特徴です。

主要4強の競争構造：Marvell・AMD・NVIDIA・Intelの戦略比較

2026年のDPU/SmartNIC市場は、Marvell・AMD・NVIDIA・Intelの4社が主導する寡占構造となっています。それぞれが異なる戦略軸を取り、単なる製品性能ではなく、「どのレイヤーを支配するか」を巡る競争へと進化しています。

企業	推計シェア（2025年）	戦略の中核	差別化要因
Marvell	39%	通信・5G特化型	高スループット基盤
AMD	約18%	オープン標準重視	P4/UEC対応
NVIDIA	約17%	AIネイティブ統合	BlueField-4/DOCA
Intel	約11%	パッケージ革新	EMIB/Glass基板

Marvellは39%という最大シェアを持ち、OCTEONシリーズを軸に通信キャリアとハイパースケール基盤を押さえています。特に5Gインフラでの実装実績が厚く、トラフィック急増に対する安定処理能力が評価されています。市場調査会社の分析によれば、通信向け需要が同社の優位性を下支えしています。

一方、NVIDIAは戦略の質が異なります。同社はBlueField-4でAIネイティブストレージ層を構築し、GPUとDPUを統合した「AIファクトリー」構想を推進しています。Graceコア64基、800Gbps対応という仕様だけでなく、ICMSによるKVキャッシュ管理まで踏み込んだ設計は、DPUを“AIインフラのOS”へ昇格させる試みといえます。

AMDはPensando買収を起点に、P4プログラマビリティとUltra Ethernet Consortium準拠という「オープン陣営」の旗手として位置づけられます。Pollara 400はUEC対応AI NICとして展開され、RoCEの課題を補完する次世代トランスポート層を志向しています。さらにEPYCやInstinct GPUとのラックスケール統合により、プラットフォーム全体で電力効率20倍改善という長期目標を掲げています。

IntelはIPU E2200で24コアArmと400G対応を実現しつつ、真の勝負はパッケージング技術にあります。45μmバンプピッチを可能にするGlass SubstrateとEMIB統合は、800Gbps超時代を見据えた基盤整備です。ネットワーク帯域競争を“実装技術”で制する戦略が際立ちます。

この4社の競争は、通信特化型（Marvell）、AI統合型（NVIDIA）、オープン標準型（AMD）、実装革新型（Intel）という明確な分岐を見せています。市場は拡大局面にありますが、最終的な勝者は単体性能ではなく、AI時代の分散処理アーキテクチャをどこまでエコシステムとして支配できるかにかかっています。

NVIDIA BlueField-4の衝撃：800GbpsとAIネイティブストレージの実力

800Gbps時代の幕開けとともに登場したBlueField-4は、DPUを「補助的なオフロード装置」からAIインフラの中核OS的存在へと押し上げました。NVIDIAが2026年初頭に発表した本製品は、前世代BlueField-3比で演算性能6倍、ネットワーク帯域2倍という飛躍を実現し、AIファクトリー構想を現実のものにしています。

とりわけ注目すべきは、800Gbps対応のConnectX-9 SuperNIC統合と、AIネイティブストレージへの本格対応です。単なる高速化ではなく、LLM推論のボトルネックそのものを再設計しています。

項目	BlueField-4	特徴
CPUコア	64-core NVIDIA Grace	Arm Neoverse V2世代
ネットワーク	800Gbps	RDMA対応
メモリ	128GB LPDDR5	高帯域・低消費電力
オンボードSSD	512GB	独立マイクロサービス実行

このスペックの真価は、Inference Context Memory Storage（ICMS）プラットフォームへの対応にあります。NVIDIAの技術解説によれば、LLM推論で重要となるKVキャッシュを、GPUのHBMと汎用ストレージの間に新設した「G3.5層」に配置します。Ethernet接続型フラッシュを活用することで、従来構成比でトークン/秒および電力効率を最大5倍向上させると報告されています。

これは単なるストレージ高速化ではありません。AIエージェントの“長期記憶”を経済的に保持できる基盤を意味します。マルチターン対話や複雑な推論で肥大化するコンテキストをGPUメモリだけに依存せず管理できるため、GPUリソースをより多くの推論リクエストに振り向けられます。

結果として、GPUクラスタ全体のスループットが向上し、同一電力あたりの推論処理量が増大します。データセンター電力需要が2035年に106GWへ達する可能性があるとBloombergNEFが指摘する中、この効率改善は戦略的価値を持ちます。

さらにPCIe Gen6（16レーン）対応により、次世代GPUクラスタとの帯域ボトルネックも解消方向にあります。ネットワーク、ストレージ、セキュリティをDPU側で処理することで、ホストCPUは純粋にAIワークロードへ集中できます。

800Gbpsという数字のインパクト以上に重要なのは、AIネイティブな分散ストレージを前提とした設計思想です。BlueField-4は、データセンター税を削減するだけでなく、AIそのもののスケールモデルを再定義する存在として位置付けられています。

Intel IPU E2200とガラス基板技術：パッケージング革新がもたらす高密度化

IntelのIPU E2200は、400GbE対応のDPUとして登場しましたが、その真価はネットワーク機能だけにとどまりません。Hot Chips 2025で公開された情報によれば、24基のArm Neoverse N2コアとP4プログラマビリティを備えたFXPパケットプロセッサを統合し、クラウド規模の仮想ネットワークやセキュリティ処理を高効率にオフロードできます。

注目すべきは、こうした機能を支えるパッケージング技術の進化です。E2200はEMIBを活用したマルチダイ構成を採用し、高帯域SerDesと演算ダイを高密度に接続しています。チップ間配線の短縮により信号減衰と消費電力を抑え、400Gbps級通信でも安定したレイテンシ特性を実現しています。

IPU E2200とパッケージ技術の要点

項目	内容	技術的意義
CPUコア	24×Arm Neoverse N2	制御・セキュリティ処理の独立実行
パケット処理	P4対応FXP	クラウド事業者向け柔軟な転送制御
接続方式	EMIBマルチダイ	高帯域・低遅延インターコネクト
バンプピッチ	45μm級（Glass Substrate）	配線密度と信号品質の向上

2026年のNEPCON Japanで公開されたGlass Substrate技術は、その先を見据えた布石です。TechPowerUpなどの報道によれば、ガラスコア基板は従来の有機基板と比べて熱膨張係数の安定性に優れ、45μmという微細バンプピッチを実現します。これによりダイ間I/O数を飛躍的に増やし、将来的な800Gbps超の帯域拡張にも対応可能になります。

ガラス基板の利点は単なる高密度化だけではありません。信号損失の低減によりリドライバや補正回路の負担が軽減され、結果としてシステム全体の電力効率改善に寄与します。電力制約が深刻化するデータセンターにおいて、パッケージレベルでの数ワット削減がラック単位では大きな差になります。

さらに、マルチダイ化は機能分離にも直結します。ネットワークI/O、暗号化エンジン、管理プレーンを物理的に近接配置しつつ独立性を保つことで、ゼロトラスト環境に求められるハードウェア分離を実装しやすくなります。これは北米市場で進むゼロトラスト採用拡大の流れとも合致しています。

AIネイティブな分散処理時代において、帯域は800Gbps、やがて1.6Tbpsへと拡張していきます。そのボトルネックはもはやプロトコルではなく、パッケージの物理限界です。Intelが打ち出したGlass SubstrateとEMIBの組み合わせは、DPUの性能競争を「シリコン内部」から「シリコン接続技術」へとシフトさせる転換点になっています。

AMD PensandoとUltra Ethernet：AIクラスタ最適化への布石

AIクラスタの大規模化が進む2026年、ネットワークは単なる接続手段ではなく、推論性能と学習効率を左右する中核要素になっています。その転換点に位置するのが、AMDが買収したPensandoの技術と、Ultra Ethernet Consortium（UEC）への本格対応です。

とりわけ注目されるのが「Pollara 400」です。AMDによれば、これは世界初のUEC準拠を前提に設計されたAI向けNICであり、OCP 3.0フォームファクタを採用しつつ、クラウド規模のスケールアウトを前提に最適化されています。

従来のRDMA（RoCE v2）は低遅延通信を実現する一方で、大規模クラスタにおける輻輳制御や公平性の確保に課題がありました。LLM学習では数千〜数万GPUが同期通信を行うため、わずかなパケットロスや再送が全体のスループットを大きく低下させます。

UECはこうした課題に対し、AIワークロード特有のトラフィック特性を前提に設計された新しいイーサネット拡張を推進しています。標準化団体主導で輻輳制御や信頼性メカニズムを再設計することで、インフィニバンド依存からの脱却と、よりオープンなエコシステム構築を狙っています。

項目	従来RoCE中心構成	UEC対応構成
輻輳制御	実装依存・調整が複雑	AI特化型で標準化を推進
スケーラビリティ	大規模時に性能ばらつき	大規模GPUクラスタを前提
エコシステム	ベンダー依存度が高い	オープン標準志向

AMDのロードマップでは、Pollara 400は単体製品にとどまりません。2026年発表の「Helios」ラックスケール構想では、Venice世代EPYC、Instinct MI455X、そして次世代「Vulcano」NICが一体となり、ラック単位で最適化されたスケールアウト基盤を形成します。

重要なのは、**ネットワークを後付けで強化するのではなく、CPU・GPU・NICを同時設計する発想**です。これにより、GPU間通信のボトルネックを設計段階から排除し、AI学習ジョブの完了時間短縮と電力効率向上を両立させます。

AMDはさらに、2030年までにデータセンターのエネルギー効率を2024年比で20倍向上させる目標を掲げています。ネットワーク層での効率化はその中核であり、DPU/SmartNICが単なるオフロード装置から、AIクラスタ全体を制御する戦略的コンポーネントへ進化していることを示しています。

AI時代の競争力はGPU枚数だけでは決まりません。どれだけ安定かつ効率的にデータを流せるか。その答えの一つが、AMD PensandoとUltra Ethernetの組み合わせにあります。

日本の最前線事例：ソフトバンクAI-RAN、NTT IOWN、楽天Open RANの挑戦

日本では2026年、DPU/SmartNICを中核に据えた通信×AIインフラの再設計が一気に加速しています。単なる設備更新ではなく、ネットワークそのものをAIネイティブに再構築する挑戦が本格化している点が特徴です。

ソフトバンク：AI-RANで通信資産をAI基盤へ転換

ソフトバンクは、5GネットワークとAI計算基盤を統合する「AI-RAN」構想を推進しています。NVIDIAの発表によれば、同社はBlueFieldプラットフォームを活用し、通信処理とAIワークロードを同一基盤上で共存させるアーキテクチャを構築しています。

2026年度に稼働予定の北海道・苫小牧の大規模データセンターは最終的に約300MW規模とされ、BlueField-3およびBlueField-4の活用が計画されています。RANの信号処理をDPU上で仮想化し、トラフィックが低い時間帯には余剰リソースをAI推論に振り向ける設計です。

これは基地局投資のROI最大化に直結します。従来はピークトラフィックに合わせて設計していた設備を、AI需要と動的に共有することで、設備稼働率と電力効率の双方を引き上げる戦略です。

NTT：IOWNと光電融合インフラの高度化

NTTは次世代基盤IOWN構想のもと、オールフォトニクス・ネットワークを全国展開しています。2025年にNECが受注したトランスポンダー「SpectralWave WX-T」は、光電変換に加え高度な信号処理機能を備えています。

DPU的な処理能力を持つ装置を光ネットワーク層に組み込むことで、トラフィック制御と超低遅延伝送を両立します。電気的パケット処理と光伝送を高度に統合する点が、IOWNの差別化ポイントです。

企業	中核技術	狙い
ソフトバンク	AI-RAN＋BlueField	通信・AI資源の動的共有
NTT	IOWN＋光トランスポンダー	超低遅延・高効率伝送
楽天モバイル	RIC＋Open RAN	AIによる自律最適化

楽天モバイル：Open RANとRICで自律化へ

楽天モバイルと楽天シンフォニーは、AIを活用したRAN Intelligent Controller（RIC）を大規模商用Open RANに導入しました。発表によれば、トラフィック予測に基づく電力制御により、ネットワーク全体の消費電力を約20％削減しています。

RICはリアルタイム推論を前提とするため、DPU/SmartNICとの親和性が高い構成です。さらに2026年末予定の衛星通信サービスでは、地上網と衛星網を統合するネットワークスライシング制御が不可欠となります。

日本の3社はいずれも、DPUを「高速化部品」ではなく「インフラ制御の頭脳」として位置付けている点に共通性があります。通信とAIの融合が進む中、日本発の実装事例は、世界のAIネイティブ・ネットワーク設計に対する重要な参照モデルになりつつあります。

SIGCOMM 2025が示した技術的ブレークスルー：Zephyrus、Astraea、Albatross

ACM SIGCOMM 2025では、DPU/SmartNICを単なるオフロード装置から「分散AI時代の制御基盤」へと押し上げる技術的ブレークスルーが相次ぎました。とりわけ注目を集めたのが、Zephyrus、Astraea、Albatrossの3研究です。いずれも実験結果に基づき、商用実装へ直結する具体的な数値改善を示しました。

研究名	主対象	主な成果
Zephyrus	DPU＋スイッチASIC	ゼロパケットロス、テーブル容量最大1000倍
Astraea	マルチテナントDPU	SLA違反率を47.66%→14.84%へ低減
Albatross	FPGA型SmartNIC	スループット2倍、TCO削減

Zephyrusは、Alibaba Cloudの研究チームが中心となって提案したHierarchical Co-Offloadingアーキテクチャです。arXivで公開された論文によれば、プログラム可能なスイッチングASICとDPUを単一のP4パイプラインとして統合し、低遅延処理をASIC側、複雑なロジックをDPU側で担う三層モデルを確立しました。ソフトウェアゲートウェイと比較してゼロパケットロスを実現しつつ、フローテーブル容量を最大1000倍に拡張した点は、ペタビット級トラフィック時代を見据えた設計思想を象徴しています。

Astraeaは、クラウド環境で避けて通れない「性能干渉」という課題に正面から取り組みました。SIGCOMM 2025のポスター・デモ報告によれば、BlueField-3上で独自のタスク分割とワークロード誘導型スケジューリングを実装し、遅延感度の高いアプリケーションのSLA違反率を47.66%から14.84%へと大幅に削減しました。DPUを共有しても性能分離を高精度に維持できることを実証した意義は極めて大きいと言えます。

一方のAlbatrossは、ASIC全盛の流れに一石を投じました。FPGAベースのSmartNICを活用し、コンテナ化クラウドゲートウェイにおけるパケットレベルのロードバランシングをハードウェアで加速します。ResearchGateで公開された論文では、ソフトウェアのみの構成と比べてスループットを2倍に向上させ、総所有コストの削減にも寄与したと報告されています。用途特化型の高速実装というFPGAの強みが依然として有効であることを示しました。

これら3つの成果に共通するのは、DPUを「補助装置」ではなく、分散インフラの制御プレーンそのものとして再定義した点です。SIGCOMMという権威ある場で提示された実証データは、2026年の商用DPU設計やクラウドアーキテクチャに直接的な影響を与えています。研究と実装の距離がかつてないほど縮まりつつあることを、これらのブレークスルーは明確に示しています。

電力効率とTCO削減の定量効果：100W削減がもたらす数百万ドル規模の差

データセンター経営において、いま最も重い経営課題の一つが電力制約です。BloombergNEFの分析によれば、米国のデータセンター電力需要は2035年までに106GWへ達する可能性があるとされています。電力を確保できない企業は、GPUを調達できてもAIサービスを拡張できないという逆転現象が起きています。

その中で注目されているのが、DPU/SmartNICによるサーバー単位での100W規模の削減効果です。これは単なる省エネではなく、TCOを根本から変えるインパクトを持ちます。

項目	削減効果	1万台・3年間の経済効果
OVSオフロード	約29%（約127W）	約500万ドルの電力コスト削減
IPsec処理	約20〜25%	CPU解放＋電力削減
NVMe-oF仮想化	約15〜20%	性能向上と電力効率改善

NVIDIAの技術資料によれば、Open vSwitchをDPUにオフロードすることで1台あたり約127Wの削減が確認されています。これを1万台規模で3年間運用すると、電力コストだけで約500万ドル規模の差が生じます。しかも実際には、冷却費、UPS容量、配電設備、ラックあたり電力密度制限の緩和といった二次効果が加わります。

例えば1ラックあたりの電力上限が30kWの場合、1台あたり100W削減できれば、同一電力枠内により多くのGPUノードを収容できます。電力制約下では、これは売上機会そのものを意味します。CPUがインフラ処理から解放されることで、同じハードウェア投資でより多くの推論ジョブを処理できる点も見逃せません。

さらにSemiconductor Engineeringが報じるように、チップレベルで9〜14%の追加電力最適化を行うことで、GPU1万台規模では年間1,000万ドル超のコスト差が発生するケースもあります。電力削減はそのまま発熱低減につながり、ハードウェアの劣化抑制やMTTF延伸というCapEx削減効果も生みます。

重要なのは、これらの削減が単体最適ではなく、ネットワーク、ストレージ、セキュリティを横断したオフロード設計によって実現されている点です。DPUは電力効率を改善するだけでなく、電力という制約条件の中でAIビジネスを拡張可能にする経済エンジンとして機能しています。

100Wの差は、数百万ドルの差に直結する。この現実が、2026年のインフラ投資判断を根底から変えています。

プログラマビリティとセキュリティの課題：OPIとRoTの重要性

DPU/SmartNICの普及が進む一方で、現場で顕在化しているのがプログラマビリティとセキュリティの課題です。高度なオフロードを実現できる反面、その実装と運用には新たな専門性が求められます。

特にASICベースのDPUでは、C/C++やP4に加え、NVIDIAのDOCAやIntelのIPU SDKなどベンダー固有の開発環境への習熟が不可欠です。SIGCOMM 2025で発表されたZephyrusでもP4パイプラインの高度な最適化が前提となっており、設計自由度の高さが同時に開発難易度の上昇を招いていることが示唆されています。

こうした状況に対し、Linux Foundationが推進するOpen Programmable Infrastructure（OPI）は、DPUやSmartNICの制御・管理に関する標準API策定を進めています。The Linux Foundationの発表によれば、OPIはクラウドネイティブ環境におけるポータビリティ確保を目的としており、特定ベンダーへのロックインを回避する基盤整備を目指しています。

観点	ベンダー独自SDK	OPIのアプローチ
開発環境	専用API・ツールに依存	標準化されたAPI
移植性	限定的	マルチベンダー対応を志向
運用自動化	個別実装が必要	共通インターフェースで統合

もう一つの重大な論点がセキュリティです。DPUは「サーバー内の第2のコンピューター」とも呼ばれ、ネットワーク、ストレージ、暗号処理を担います。その結果、攻撃対象領域が拡大するリスクがあります。

市場調査でも北米市場の成長要因としてゼロトラスト採用の拡大が挙げられている通り、インフラ層の信頼性確保は最優先事項です。2026年の主要製品では、ハードウェアベースのルートオブトラスト（RoT）やセキュアブート、インライン暗号化が標準機能として実装されつつあります。

RoTは、ファームウェアやブートプロセスの真正性をハードウェアレベルで保証することで、DPU自体が侵害されるリスクを根本から抑制します。これにより、ホストCPUとは独立した信頼の起点を確立できます。

ただし、管理プレーンやリモート更新機構まで含めた全体設計が伴わなければ、防御は不完全です。高性能なオフロード基盤を安全に運用するためには、OPIによる標準化とRoTによる信頼性確保を両輪とするアーキテクチャ戦略が、2026年以降の競争力を左右します。

1.6Tbps、CXL 3.0、完全自律型データセンターへ──次のマイルストーン

800Gbps世代が本格普及した2026年は、次の跳躍に向けた助走期間でもあります。業界のロードマップはすでに1.6Tbps、CXL 3.0、そして完全自律型データセンターという3つのマイルストーンを明確に描いています。

単なる帯域拡張ではなく、アーキテクチャそのものを再定義する転換点になる点が重要です。

マイルストーン	想定時期	インパクト
1.6Tbps DPU	2027年前後	大規模AIクラスタの通信ボトルネック解消
CXL 3.0活用	2027〜2028年	メモリプーリングと動的再構成
完全自律型DC	2028年以降	AIによる電力・輻輳の自動最適化

まず1.6Tbps化は、単なる倍速化ではありません。Intelが公開したガラス基板とEMIBによる高密度接続技術は、45μmバンプピッチでの多ダイ統合を可能にし、超高速信号の減衰を抑制します。シリコンフォトニクスとの統合が進めば、ラック間通信のレイテンシと消費電力はさらに低減され、AIファクトリー級の数万GPU構成でもネットワークが律速になりにくくなります。

次にCXL 3.0です。DPUがCXLファブリックの制御点となることで、CPUやGPU直結メモリに依存しないラック単位のメモリプーリングが現実味を帯びています。これにより、LLM推論で急増するKVキャッシュや中間テンソルを動的に割り当てられ、メモリの過剰プロビジョニングを抑制できます。Linux FoundationのOpen Programmable Infrastructureの動きは、こうした構成の標準化を後押ししています。

そして最終段階が完全自律型データセンターです。NVIDIAが描くAIファクトリー構想では、DPUがネットワーク輻輳、電力、セキュリティポリシーをリアルタイム制御します。BloombergNEFが予測する2035年106GWという電力需要の制約を前に、人手依存の最適化は限界に達しています。AIがDPU経由でトラフィックと負荷を再配分し、消費電力とSLAを同時に最適化する世界が視野に入っています。

この3段階は独立した進化ではありません。高速化されたリンク上で、CXLにより資源を再構成し、その全体をAIが制御する――その循環構造こそが、次世代インフラの本質です。

参考文献

• Verified Market Research：DPU SmartNIC Market Size, Share, Scope & Forecast
• Polaris Market Research：DPU smartNIC Market Overview | Size & Revenue Forecast 2034
• NVIDIA Newsroom：NVIDIA BlueField-4 Powers New Class of AI-Native Storage Infrastructure for the Next Frontier of AI
• ServeTheHome：Intel IPU E2200 400G DPU at Hot Chips 2025
• AMD：AMD and its Partners Share their Vision for “AI Everywhere, for Everyone” at CES 2026
• PR TIMES：NVIDIA とソフトバンク、AI 産業革命の世界競争への日本の参入を推進
• Utility Dive：U.S. data center power demand could reach 106 GW by 2035: BloombergNEF
• Linux Foundation Japan（PR TIMES）：新プロジェクトOpen Programmable Infrastructureを発表、新しいクラウドネイティブ インフラストラクチャのオープンスタンダードを推進